Евразийский сервер публикаций

Евразийская заявка № 201800550

   Библиографические данные
(21)201800550    (13) A1
(22)2018.10.08

 A ]   B ]   C ]   D ]   E ]   F ]   G ]   H ] 

Текущий раздел: G     


Документ опубликован 2020.04.30
Текущий бюллетень: 2020-04  
Все публикации: 201800550  

(51) G06F 12/08 (2016.01)
H04L 29/08 (2006.01)
H04L 12/24 (2006.01)
H04L 12/26 (2006.01)
H04L 12/28 (2006.01)
H04L 12/66 (2006.01)
H04L 12/721 (2013.01)
H04L 12/911 (2013.01)
H04L 12/933 (2013.01)
G06F 15/173 (2006.01)
G06F 17/50(2006.01)
(43)A1 2020.04.30 Бюллетень № 04  тит.лист, описание 
(96)2018000118 (RU) 2018.10.08
(71)ОБЩЕСТВО С ОГРАНИЧЕННОЙ ОТВЕТСТВЕННОСТЬЮ "ИНФОРМАЦИОННЫЙ ВЫЧИСЛИТЕЛЬНЫЙ ЦЕНТР" (RU)
(72)Терентьев Александр Борисович (RU)
(54)ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА ДЛЯ НАУЧНО-ТЕХНИЧЕСКИХ РАСЧЕТОВ
   Реферат  [ENG]
(57) Изобретение относится к системам обработки данных, предназначенным для научно-технических расчетов, в том числе суперкомпьютерным системам. Сущность изобретения: вычислительная система для научно-технических расчётов представляет собой кластер из преимущественно однотипных по архитектуре, конфигурации и составу оборудования вычислительных узлов, объединённых высокоскоростной сетью передачи данных с помощью высокоскоростного системного коммутатора сети передачи данных, выполненный с возможностью одновременного решения по меньшей мере одной прикладной вычислительной задачи, при этом каждый вычислительный узел содержит по меньшей мере два вычислительных модуля и высокоскоростной локальный коммутатор сети передачи данных, причём локальный коммутатор сети передачи данных подключен своими портами к каждому вычислительному модулю, входящему в состав вычислительного узла, и по меньшей мере одним портом подключен к системному коммутатору сети передачи данных, причём каждый вычислительный модуль включает процессор и оперативную память, причём процессор выполнен в виде "системы на кристалле" и включает центральный процессорный элемент и непосредственно подключённые к нему блок управления оперативной памятью и контроллер сети передачи данных, причём центральный процессорный элемент содержит по меньшей мере два независимых вычислительных ядра, имеющих одинаковую либо различную архитектуру, имеющих доступ к общей оперативной памяти.